CSDL Luận văn - Luận án
Physical design of master a delay locked loop at 7 NM
Số trang:
57 tr.
Chuyên ngành:
Công nghệ Kỹ thuật Điện - Điện tử
Mã phân loại:
621
Kiểu tài liệu: Khóa luận Tốt nghiệp
Nhà xuất bản:
Đại học Duy Tân
Nơi lưu trữ: 03 Quang Trung
Năm xuất bản:
2019
Ngôn ngữ: Tiếng Việt
Chủ đề:
Thiết kế số
Tóm tắt:
Chương 1. Tổng quan về ASIC; Chương 2. Qui trình thiết kế chip; Chương 3. Thiết kế tầng vật lý của master DLL tại 7nm.
Luận văn liên quan