CSDL Luận văn - Luận án
Thiết kế bộ báo chuông giờ học trên FPGA bằng VHDL
Số trang:
54 tr.
Chuyên ngành:
Điện tử - Viễn thông
Mã phân loại:
621
Kiểu tài liệu: Khóa luận Tốt nghiệp
Nhà xuất bản:
Đại học Duy Tân
Nơi lưu trữ: 03 Quang Trung
Năm xuất bản:
2017
Ngôn ngữ: Tiếng Việt
Chủ đề:
Điện tử viễn thông
Tóm tắt:
Thiết kế bộ báo chuông giờ học và suất âm thanh ra từ kit ALTERA, hiển thị đồng hồ thời gian thực chạy trên LED 7 đoạn. Sử dụng ngôn ngữ VHDL để lập trình trên phần mềm QUATUS II.
Luận văn liên quan
- Nghiên cứu kỹ thuật tối ưu hóa thông lượng trong mạng truyền dẫn vô tuyến
- Nghiên cứu mô hình điện toán biên di động sử dụng kỹ thuật đa truy cập phi trực giao
- Khảo sát hiệu năng mạng cảm biến không dây sử dụng cơ chế truyền thông tán xạ ngược
- Khảo sát hiệu năng bảo mật mạng điện toán biên di động sử dụng kỹ thuật Noma và UAV
- Thiết kế và thi công robot vận chuyển trong nhà máy