CSDL Luận văn - Luận án
Thiết kế bộ báo chuông giờ học trên FPGA bằng VHDL
Số trang:
54 tr.
Chuyên ngành:
Điện tử - Viễn thông
Mã phân loại:
621
Kiểu tài liệu: Khóa luận Tốt nghiệp
Nhà xuất bản:
Đại học Duy Tân
Nơi lưu trữ: 03 Quang Trung
Năm xuất bản:
2017
Ngôn ngữ: Tiếng Việt
Chủ đề:
Điện tử viễn thông
Tóm tắt:
Thiết kế bộ báo chuông giờ học và suất âm thanh ra từ kit ALTERA, hiển thị đồng hồ thời gian thực chạy trên LED 7 đoạn. Sử dụng ngôn ngữ VHDL để lập trình trên phần mềm QUATUS II.
Luận văn liên quan
- Kế toán tiêu thụ và xác định kết quả kinh doanh tại Công ty TNHH một thành viên Mạnh Huy Phát
- Nghiên cứu bào chế viên nang cứng từ hỗn hợp cao quả Nhàu, Mướp đắng và Dây thìa canh
- Ảnh hưởng của sự cam kết của nhân viên đối với hiệu suất tổ chức - nghiên cứu tại Công ty TNHH Peanus Creative
- The impact of employee commitment on organizational performance - a study at Peanus Creative Co. Ltd
- Nghiên cứu các nhân tố ảnh hưởng đến động lực làm việc của nhân viên tại Công ty cổ phần Du Lịch Hoàng Cường