CSDL Luận văn - Luận án
Thiết kế bộ báo chuông giờ học trên FPGA bằng VHDL
Số trang:
54 tr.
Chuyên ngành:
Điện tử - Viễn thông
Mã phân loại:
621
Kiểu tài liệu: Khóa luận Tốt nghiệp
Nhà xuất bản:
Đại học Duy Tân
Nơi lưu trữ: 03 Quang Trung
Năm xuất bản:
2017
Ngôn ngữ: Tiếng Việt
Chủ đề:
Điện tử viễn thông
Tóm tắt:
Thiết kế bộ báo chuông giờ học và suất âm thanh ra từ kit ALTERA, hiển thị đồng hồ thời gian thực chạy trên LED 7 đoạn. Sử dụng ngôn ngữ VHDL để lập trình trên phần mềm QUATUS II.
Luận văn liên quan
- Giải pháp Marketing thâm nhập thị trường miền Trung của Công ty Cổ phần Secoin Đà Nẵng
- Tạo động lực làm việc cho cán bộ, công chức tại UBND thị xã Điện Bàn, tỉnh Quảng Nam
- Phát triển nguồn nhân lực tại Ngân hàng Thương mại cổ phần đầu tư và phát triển Việt Nam - Chi nhánh Quảng Nam
- Quản trị rủi ro tín dụng trong cho vay khách hàng doanh nghiệp tại ngân hàng TMCP Công Thương Việt Nam – CN Bắc Đà Nẵng
- Hoàn thiện hệ thống thẻ điểm cân bằng BSC tại VNPT Quảng Nam