CSDL Luận văn - Luận án
Thiết kế bộ báo chuông giờ học trên FPGA bằng VHDL
Số trang:
54 tr.
Chuyên ngành:
Điện tử - Viễn thông
Mã phân loại:
621
Kiểu tài liệu: Khóa luận Tốt nghiệp
Nhà xuất bản:
Đại học Duy Tân
Nơi lưu trữ: 03 Quang Trung
Năm xuất bản:
2017
Ngôn ngữ: Tiếng Việt
Chủ đề:
Điện tử viễn thông
Tóm tắt:
Thiết kế bộ báo chuông giờ học và suất âm thanh ra từ kit ALTERA, hiển thị đồng hồ thời gian thực chạy trên LED 7 đoạn. Sử dụng ngôn ngữ VHDL để lập trình trên phần mềm QUATUS II.
Luận văn liên quan
- Khảo sát danh mục thuốc sử dụng và tình hình chế biến, bào chế thuốc cổ truyền tại Bệnh viện y học cổ truyền Đà Nẵng năm 2022
- Giải pháp hoàn thiện quy trình giao nhận hàng hóa xuất khẩu bằng đường biển theo phương thức FCL của Công ty cổ phần ALP Logistics
- Giải pháp đẩy mạnh hoạt động xuất khẩu sản phẩm tấm ốp tường sang thị trường Ấn Độ tại Công ty TNHH sản xuất thương mại dịch vụ Vinacen
- Phân tích hoạt động cho vay tiêu dùng tại ngân hàng TMCP Sài Gòn Thương Tín - chi nhánh Quảng Nam - phòng giao dịch Hội An qua 3 năm (2021 - 2023)
- Phân tích hoạt động cho vay tiêu dùng tại Ngân hàng thương mại trách nhiệm hữu hạn một thành viên Đại Dương - chi nhánh Đà Nẵng qua 3 năm 2021-2023