CSDL Luận văn - Luận án
Thiết kế bộ báo chuông giờ học trên FPGA bằng VHDL
Số trang:
54 tr.
Chuyên ngành:
Điện tử - Viễn thông
Mã phân loại:
621
Kiểu tài liệu: Khóa luận Tốt nghiệp
Nhà xuất bản:
Đại học Duy Tân
Nơi lưu trữ: 03 Quang Trung
Năm xuất bản:
2017
Ngôn ngữ: Tiếng Việt
Chủ đề:
Điện tử viễn thông
Tóm tắt:
Thiết kế bộ báo chuông giờ học và suất âm thanh ra từ kit ALTERA, hiển thị đồng hồ thời gian thực chạy trên LED 7 đoạn. Sử dụng ngôn ngữ VHDL để lập trình trên phần mềm QUATUS II.
Luận văn liên quan
- Developing consumer loan activities at capital Vietnamese commercial joint stock bank Da Nang branch – song han transaction office
- Nghiên cứu các nhân tố ảnh hưởng đến sự hài lòng của khách hàng đối với chất lượng dich vụ tại Hyatt Regency resort & Spa Danang
- Hoàn thiện chính sách marketing nhằm thu hút khách du lịch nội địa của Công ty TNHH thương mại và dịch vụ du lịch Vie tour
- Nghiên cứu đánh giá hiệu quả xử lý nước thải của một số khách sạn trên địa bàn thành phố Đà Nẵng và đề suất ứng dụng Công nghệ AO hai giai đoạn trong xử lý nước thải sinh hoạt
- Triển khai hệ thống hỗ trợ huấn luyện tấn công & phòng thủ trên không gian mạng