CSDL Luận văn - Luận án
Thiết kế bộ báo chuông giờ học trên FPGA bằng VHDL
Số trang:
54 tr.
Chuyên ngành:
Điện tử - Viễn thông
Mã phân loại:
621
Kiểu tài liệu: Khóa luận Tốt nghiệp
Nhà xuất bản:
Đại học Duy Tân
Nơi lưu trữ: 03 Quang Trung
Năm xuất bản:
2017
Ngôn ngữ: Tiếng Việt
Chủ đề:
Điện tử viễn thông
Tóm tắt:
Thiết kế bộ báo chuông giờ học và suất âm thanh ra từ kit ALTERA, hiển thị đồng hồ thời gian thực chạy trên LED 7 đoạn. Sử dụng ngôn ngữ VHDL để lập trình trên phần mềm QUATUS II.
Luận văn liên quan
- Auditing of revenue from sales and providing services items in financial statement auditing at moore AISC auditing & informatic services company limited, Da Nang branch for customer ABC
- Auditing on tax items in financial statements at moore AISC auditing and informatics services company limited branch in Da Nang for customer XYZ
- Auditing of inventory in financial statement auditing at moore aisc auditing and informatics services company limited brand for customer ABC
- Hoàn thiện quy trình xuất khẩu sản phẩm gia công sang thị trường Nhật Bản tại Công ty cổ phần Vinatex Đà Nẵng
- Accounting for sale and income summary at T.K.D trade and tourism services limited liability company