CSDL Luận văn - Luận án
Thiết kế bộ báo chuông giờ học trên FPGA bằng VHDL
Số trang:
54 tr.
Chuyên ngành:
Điện tử - Viễn thông
Mã phân loại:
621
Kiểu tài liệu: Khóa luận Tốt nghiệp
Nhà xuất bản:
Đại học Duy Tân
Nơi lưu trữ: 03 Quang Trung
Năm xuất bản:
2017
Ngôn ngữ: Tiếng Việt
Chủ đề:
Điện tử viễn thông
Tóm tắt:
Thiết kế bộ báo chuông giờ học và suất âm thanh ra từ kit ALTERA, hiển thị đồng hồ thời gian thực chạy trên LED 7 đoạn. Sử dụng ngôn ngữ VHDL để lập trình trên phần mềm QUATUS II.
Luận văn liên quan
- Các nhân tố ảnh hưởng tới hoạt động thu mua nông sản tại Công ty cổ phần chế biến và xuất khẩu nông sản Việt
- Understanding key factors affecting the procurement of agricultural products at Vietnam agricultural processing & export joint stock company : a case study
- Phân tích tình hình tài chính của Công ty kiến trúc và nội thất L&W (2021 - 2023)
- Financial performance analysis of L&W architecture and interior joint stock company (2021 - 2023)
- Phân tích tình hình sử dụng vốn tại Công ty Cổ phần đầu tư xây dựng và thương mại dịch vụ QHB