CSDL Luận văn - Luận án
Thiết kế bộ báo chuông giờ học trên FPGA bằng VHDL
Số trang:
54 tr.
Chuyên ngành:
Điện tử - Viễn thông
Mã phân loại:
621
Kiểu tài liệu: Khóa luận Tốt nghiệp
Nhà xuất bản:
Đại học Duy Tân
Nơi lưu trữ: 03 Quang Trung
Năm xuất bản:
2017
Ngôn ngữ: Tiếng Việt
Chủ đề:
Điện tử viễn thông
Tóm tắt:
Thiết kế bộ báo chuông giờ học và suất âm thanh ra từ kit ALTERA, hiển thị đồng hồ thời gian thực chạy trên LED 7 đoạn. Sử dụng ngôn ngữ VHDL để lập trình trên phần mềm QUATUS II.
Luận văn liên quan
- Factors influencing inventory management in Indochina machine tool export & import joint stock company
- Phân tích các nhân tố ảnh hưởng công tác quản lý hàng tồn kho tại Công ty cổ phần xuất nhập khẩu máy công cụ Đông Dương
- An assessment of the operations and logistics services Vie transport JSC major: logistics and supply chain management
- Đánh giá về hoạt động và dịch vụ hậu cần của Công ty CP thương mại và vận tải Vie Transport
- Tổng quan về tiềm năng bảo vệ và hỗ trợ cải thiện các bệnh về da của Flavonoid thuộc chi Citrus