CSDL sách
- Logical effort: Designing fast CMOS circuits
- Tác giả: Sutherland Ivan, Sproull Bob , Harris David
- Nhà xuất bản: Morgan Kaufmann - San Francisco
- Năm xuất bản: 1999
- Số trang:239 p.
- Kích thước:23 cm
- Số đăng ký cá biệt:17256
- ISBN:978-1-55860-557-2
- Mã Dewey:621.3815
- Đơn giá:0
- Vị trí lưu trữ:03 Quang Trung
- Ngôn ngữ:English
- Loại tài liệu:Sách Tham Khảo
- Đang rỗi/ Tổng sách:2/2
- Từ khóa:Logic design, CMOS circuits
- Chủ đề: Logic design
- Chuyên ngành: Khoa Điện - Điện tử
- Tóm tắt: Providing a simple and broadly applicable method for estimating the delay resulting from factors such as topology, capacitance, and gate sizes.
Sách cùng chuyên ngành