CSDL Bài trích Báo - Tạp chí
Cấu trúc kiểm chứng thiết kế cho bộ cộng toàn phần 4-bit dựa trên phương pháp xác minh phổ quát
Tác giả: Nguyễn Xuân Tiến, Tạ Quốc Việt, Trần Lê Thăng Đồng
Số trang:
Tr. 3-12
Số phát hành:
Số 04(41)
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621
Ngôn ngữ:
Tiếng Việt
Từ khóa:
UVM, kiểm chứng thiết kế, SystemVerilog, bộ cộng toàn phần 4-bit, phương pháp xác minh phổ quát
Chủ đề:
Điện--Điện tử
Tóm tắt:
Phân tích các thành phần của UVM và ứng dụng nó trong việc tạo ra một môi trường xác minh cho bộ cộng toàn phần 4-bit (Full Adder 4-bit hay viết tắt là F.A. 4-bit) sử dụng ngôn ngữ System Verilog.
Tạp chí liên quan
- Thiết kế và đánh giá thực nghiệm bộ điều khiển PID ổn định hệ thống cân bằng bóng trên thanh
- Thiết kế và chế tạo thiết bị hướng dẫn rửa tay đúng cách
- Mô hình kết nối các hệ thống camera trên địa bàn Thành phố Đà Nẵng
- Kết nối vạn vật tích hợp cảm biến, truyền thông, điện toán biên di động và truyền năng lượng vô tuyến sử dụng UAV
- Applying DEA window and MPI in measuring the performance efficiency of airline industry in the Asia-Pacific region = Áp dụng DEA window và MPI trong đo lường hiệu quả hoạt động của ngành hàng không khu vực Châu Á - Thái Bình Dương