CSDL Bài trích Báo - Tạp chí
Cấu trúc kiểm chứng thiết kế cho bộ cộng toàn phần 4-bit dựa trên phương pháp xác minh phổ quát
Tác giả: Nguyễn Xuân Tiến, Tạ Quốc Việt, Trần Lê Thăng Đồng
Số trang:
Tr. 3-12
Số phát hành:
Số 04(41)
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621
Ngôn ngữ:
Tiếng Việt
Từ khóa:
UVM, kiểm chứng thiết kế, SystemVerilog, bộ cộng toàn phần 4-bit, phương pháp xác minh phổ quát
Chủ đề:
Điện--Điện tử
Tóm tắt:
Phân tích các thành phần của UVM và ứng dụng nó trong việc tạo ra một môi trường xác minh cho bộ cộng toàn phần 4-bit (Full Adder 4-bit hay viết tắt là F.A. 4-bit) sử dụng ngôn ngữ System Verilog.
Tạp chí liên quan
- Thiết kế và tích hợp mô hình robot song song Delta ứng dụng xử lý ảnh phục vụ đào tạo nghề Cơ điện tử
- Nghiên cứu ứng dụng thuật toán thông minh trong quản lý năng lượng cho xe điện VinFast VF3
- Phân tích và dự báo tiêu thụ điện năng trong mạng điện khu công nghiệp dựa trên điện trở tương đương
- Thiết kế robot tự hành tích hợp cảm biến thông minh nhằm cảnh báo giám sát môi trường lao động
- Xây dựng chương trình hỗ trợ phát hiện và thống kê cây xanh HCMUNRE_TreeVision1 từ ảnh UAV sử dụng Deep Learning