CSDL Bài trích Báo - Tạp chí
Cấu trúc kiểm chứng thiết kế cho bộ cộng toàn phần 4-bit dựa trên phương pháp xác minh phổ quát
Tác giả: Nguyễn Xuân Tiến, Tạ Quốc Việt, Trần Lê Thăng Đồng
Số trang:
Tr. 3-12
Số phát hành:
Số 04(41)
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621
Ngôn ngữ:
Tiếng Việt
Từ khóa:
UVM, kiểm chứng thiết kế, SystemVerilog, bộ cộng toàn phần 4-bit, phương pháp xác minh phổ quát
Chủ đề:
Điện--Điện tử
Tóm tắt:
Phân tích các thành phần của UVM và ứng dụng nó trong việc tạo ra một môi trường xác minh cho bộ cộng toàn phần 4-bit (Full Adder 4-bit hay viết tắt là F.A. 4-bit) sử dụng ngôn ngữ System Verilog.
Tạp chí liên quan
- Phân tích áp lực hô hấp trên các sai hình xương sọ mặt khác nhau
- Kích thước lỗ cằm và lỗ cằm phụ trên phim CBCT ở người trưởng thành từ 18 - 30 tuổi tại Hà Nội
- Hình thái, kích thước lỗ lưỡi giữa và lỗ lưỡi bên xương hàm dưới trên phim CBCT ở người trung niên 45 - 59 tuổi
- Phân tích tin sinh học về biểu hiện, tiên lượng và ý nghĩa sinh học của FOS trong ung thư vú
- Khảo sát phổ biến thể gen gây bệnh ở nhóm người bệnh chậm phát triển tâm thần nặng bằng giải trình tự hệ gen mã hóa