CSDL Bài trích Báo - Tạp chí
Cấu trúc kiểm chứng thiết kế cho bộ cộng toàn phần 4-bit dựa trên phương pháp xác minh phổ quát
Tác giả: Nguyễn Xuân Tiến, Tạ Quốc Việt, Trần Lê Thăng Đồng
Số trang:
Tr. 3-12
Số phát hành:
Số 04(41)
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621
Ngôn ngữ:
Tiếng Việt
Từ khóa:
UVM, kiểm chứng thiết kế, SystemVerilog, bộ cộng toàn phần 4-bit, phương pháp xác minh phổ quát
Chủ đề:
Điện--Điện tử
Tóm tắt:
Phân tích các thành phần của UVM và ứng dụng nó trong việc tạo ra một môi trường xác minh cho bộ cộng toàn phần 4-bit (Full Adder 4-bit hay viết tắt là F.A. 4-bit) sử dụng ngôn ngữ System Verilog.
Tạp chí liên quan
- Đặc trưng từ vựng, ngữ pháp điển hình của ngôn ngữ Anh văn pháp lí trong lĩnh vực tố tụng dân sự
- Phối hợp phong bế đa thần kinh ngoại vi với gây mê mask thanh quản cho bệnh nhân phẫu thuật thay khớp háng nguy cơ rất cao: Báo cáo ca lâm sàng
- Viêm phổi hoại tử và giãn phế quản lan tỏa có biến thể dị hợp tử CFTR c.4056G>C: Báo cáo ca bệnh hiếm gặp ở trẻ em Việt Nam
- Cường giáp không liên quan đến cơ chế tự miễn do đột biến hoạt hóa gen TSHR: Báo cáo ca bệnh
- Viêm mũi xoang thai kỳ: Tổng quan tường thuật về chẩn đoán phân biệt và an toàn điều trị