CSDL Bài trích Báo - Tạp chí
Cấu trúc kiểm chứng thiết kế cho bộ cộng toàn phần 4-bit dựa trên phương pháp xác minh phổ quát
Tác giả: Nguyễn Xuân Tiến, Tạ Quốc Việt, Trần Lê Thăng Đồng
Số trang:
Tr. 3-12
Số phát hành:
Số 04(41)
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621
Ngôn ngữ:
Tiếng Việt
Từ khóa:
UVM, kiểm chứng thiết kế, SystemVerilog, bộ cộng toàn phần 4-bit, phương pháp xác minh phổ quát
Chủ đề:
Điện--Điện tử
Tóm tắt:
Phân tích các thành phần của UVM và ứng dụng nó trong việc tạo ra một môi trường xác minh cho bộ cộng toàn phần 4-bit (Full Adder 4-bit hay viết tắt là F.A. 4-bit) sử dụng ngôn ngữ System Verilog.
Tạp chí liên quan
- Đặc điểm cấu tạo của thuật ngữ Công nghệ số tiếng Anh
- Đối chiếu nguồn lực tương tác ngoại ngôn trong diễn ngôn án văn Việt Nam và Vương Quốc Anh
- Lược đồ văn hóa che chở trong lời trừ ma dân gian Thái : một tiếp cận ngôn ngữ học văn hóa
- Nét riêng trong tư duy thơ trung đại và thơ mới thể hiện qua ẩn dụ ý niệm “tình yêu là sự gần gũi”
- Từ điển đơn ngữ trực tuyến hiện nay