CSDL Bài trích Báo - Tạp chí
Cấu trúc kiểm chứng thiết kế cho bộ cộng toàn phần 4-bit dựa trên phương pháp xác minh phổ quát
Tác giả: Nguyễn Xuân Tiến, Tạ Quốc Việt, Trần Lê Thăng Đồng
Số trang:
Tr. 3-12
Số phát hành:
Số 04(41)
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621
Ngôn ngữ:
Tiếng Việt
Từ khóa:
UVM, kiểm chứng thiết kế, SystemVerilog, bộ cộng toàn phần 4-bit, phương pháp xác minh phổ quát
Chủ đề:
Điện--Điện tử
Tóm tắt:
Phân tích các thành phần của UVM và ứng dụng nó trong việc tạo ra một môi trường xác minh cho bộ cộng toàn phần 4-bit (Full Adder 4-bit hay viết tắt là F.A. 4-bit) sử dụng ngôn ngữ System Verilog.
Tạp chí liên quan
- Chế tạo và đánh giá khả năng sử dụng liều kế CaSO4:Tm trong đo liều tích lũy môi trường lòng đất
- Một số giải pháp khai thác nguồn năng lượng tái tạo tại Việt Nam
- Phân tích hiệu năng phát hiện phương tiện bay không người lái bất hợp pháp
- Ảnh hưởng của phi tuyến hình học tới ứng xử của kết cấu vỏ mỏng giao nhau
- Nghiên cứu hoạt tính chống oxy hóa của acid caffeic và acid ferulic bằng phương pháp DFT