CSDL Bài trích Báo - Tạp chí
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 bD và tỷ lệ quá lấy mẫu 512 cho chip ADC 24 bit ở công nghệ CMOS 130nm
Nhóm Tác giả: Hồ Quang Tây, Ngô Thị Thu Nga, Đoàn Duy, Ngô Thị Thu Nga, Đoàn Duy
Số trang:
Tr.9-13
Tên tạp chí:
Khoa học Công nghệ Việt Nam
Số phát hành:
Số 4(2) tháng 2
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621.382
Ngôn ngữ:
Tiếng Việt
Từ khóa:
Vi tích phân, Chỉ số tín hiệu, Thiết kế chip
Chủ đề:
Chỉ số tín hiệu
Tóm tắt:
Trình bày một thiết kế bộ điều biến vi tích phân bậc 3 có tỷ số tín hiêu trên nhiễu đạt 110 dB, tỷ lệ quá lấy mẫu lớn hơn 18 bit với tần số tín hiệu ngõ vaof8 KHz…
Tạp chí liên quan
- Bào chế và đánh giá chất lượng Siro Nhị Trần
- Tác động của chuyển đổi số đến hiệu quả kinh doanh tại Công ty Cổ phần Dược phẩm Nhóm Bác sĩ–Dược sĩ
- Phát triển công thức bào chế vi cầu nổi chứa piperin
- Đánh giá tình trạng nhiễm trùng huyết tại đơn vị Ghép tế bào gốc- khoa Huyết học - bệnh viện Chợ Rẫy từ năm 2017 đến 6 tháng đầu năm 2024
- Đánh giá đáp ứng sau hóa trị tân hỗ trợ bằng phác đồ Docetaxel, Carboplatin và Trastuzumab ở bệnh nhân ung thư vú có thụ thể HER2 dương tính giai đoạn II, III