CSDL Bài trích Báo - Tạp chí
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 bD và tỷ lệ quá lấy mẫu 512 cho chip ADC 24 bit ở công nghệ CMOS 130nm
Nhóm Tác giả: Hồ Quang Tây, Ngô Thị Thu Nga, Đoàn Duy, Ngô Thị Thu Nga, Đoàn Duy
Số trang:
Tr.9-13
Tên tạp chí:
Khoa học Công nghệ Việt Nam
Số phát hành:
Số 4(2) tháng 2
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621.382
Ngôn ngữ:
Tiếng Việt
Từ khóa:
Vi tích phân, Chỉ số tín hiệu, Thiết kế chip
Chủ đề:
Chỉ số tín hiệu
Tóm tắt:
Trình bày một thiết kế bộ điều biến vi tích phân bậc 3 có tỷ số tín hiêu trên nhiễu đạt 110 dB, tỷ lệ quá lấy mẫu lớn hơn 18 bit với tần số tín hiệu ngõ vaof8 KHz…
Tạp chí liên quan
- Khoa học và công nghệ phục vụ tăng trưởng xanh, kinh tế tuần hoàn, giảm phát thải khí nhà kính tại Việt Nam
- Máy tính lượng tử, cơ hội và thách thức đối với an toàn an ninh
- Trắc nghiệm thích ứng trên máy tính: Giải pháp mới đánh giá năng lực thí sinh
- Nghiên cứu hóa học về lipid và phát triển các chuỗi sản phẩm từ sinh vật biển Việt Nam
- Ứng dụng mô hình quản trị tinh gọn tích hợp số hóa dịch vụ khám chữa bệnh ngoại trú