CSDL Bài trích Báo - Tạp chí
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 bD và tỷ lệ quá lấy mẫu 512 cho chip ADC 24 bit ở công nghệ CMOS 130nm
Nhóm Tác giả: Hồ Quang Tây, Ngô Thị Thu Nga, Đoàn Duy, Ngô Thị Thu Nga, Đoàn Duy
Số trang:
Tr.9-13
Tên tạp chí:
Khoa học Công nghệ Việt Nam
Số phát hành:
Số 4(2) tháng 2
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621.382
Ngôn ngữ:
Tiếng Việt
Từ khóa:
Vi tích phân, Chỉ số tín hiệu, Thiết kế chip
Chủ đề:
Chỉ số tín hiệu
Tóm tắt:
Trình bày một thiết kế bộ điều biến vi tích phân bậc 3 có tỷ số tín hiêu trên nhiễu đạt 110 dB, tỷ lệ quá lấy mẫu lớn hơn 18 bit với tần số tín hiệu ngõ vaof8 KHz…
Tạp chí liên quan
- Bước đầu khảo sát đặc điểm biến thể xoang tĩnh mạch sọ não trên MRI ở bệnh nhân đau đầu mạn tính
- Độ sâu xâm lấn trên cộng hưởng từ và tình trạng di căn hạch cổ ở ung thư lưỡi
- U thận chứa mỡ ở trẻ em: Báo cáo ca bệnh u quái thận nguyên phát và u nguyên bào thận dạng quái
- Đánh giá độ dày xương và mô mềm khẩu cái trên phim CBCT (Cone-Beam Computed Tomography)
- Nhận thức về vi-rút HPV của sinh viên y dược: Từ những hiểu lầm về phòng bệnh đến sự thiếu hụt kiến thức ở nam giới