CSDL Bài trích Báo - Tạp chí
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 bD và tỷ lệ quá lấy mẫu 512 cho chip ADC 24 bit ở công nghệ CMOS 130nm
Nhóm Tác giả: Hồ Quang Tây, Ngô Thị Thu Nga, Đoàn Duy, Ngô Thị Thu Nga, Đoàn Duy
Số trang:
Tr.9-13
Tên tạp chí:
Khoa học Công nghệ Việt Nam
Số phát hành:
Số 4(2) tháng 2
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621.382
Ngôn ngữ:
Tiếng Việt
Từ khóa:
Vi tích phân, Chỉ số tín hiệu, Thiết kế chip
Chủ đề:
Chỉ số tín hiệu
Tóm tắt:
Trình bày một thiết kế bộ điều biến vi tích phân bậc 3 có tỷ số tín hiêu trên nhiễu đạt 110 dB, tỷ lệ quá lấy mẫu lớn hơn 18 bit với tần số tín hiệu ngõ vaof8 KHz…
Tạp chí liên quan
- Chất lượng cuộc sống của người bệnh sau phẫu thuật thay khớp gối toàn phần tại Bệnh viện Hữu nghị Việt Đức năm 2025
- Đặc điểm dịch tễ học, lâm sàng, thực trạng sơ cứu và xử trí ban đầu bệnh nhân rắn độc cắn tại Bệnh viện Hữu nghị Đa khoa Nghệ An
- Giá trị của thang điểm Rajan's Heart Failure (R-hf) trong tiên lượng kết cục ngắn hạn ở bệnh nhân suy tim mất bù cấp
- Đánh giá chức năng gan và thận ở bệnh nhân HIV điều trị ARV tại Bệnh viện Thành phố Thủ Đức trong giai đoạn 2023-2024 và các yếu tố liên quan
- Tỷ lệ mắc và một số nguyên nhân gây tổn thương thận cấp ở trẻ sơ sinh tại trung tâm sơ sinh, Bệnh viện Nhi Trung ương