CSDL Bài trích Báo - Tạp chí
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 bD và tỷ lệ quá lấy mẫu 512 cho chip ADC 24 bit ở công nghệ CMOS 130nm
Nhóm Tác giả: Hồ Quang Tây, Ngô Thị Thu Nga, Đoàn Duy, Ngô Thị Thu Nga, Đoàn Duy
Số trang:
Tr.9-13
Tên tạp chí:
Khoa học Công nghệ Việt Nam
Số phát hành:
Số 4(2) tháng 2
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621.382
Ngôn ngữ:
Tiếng Việt
Từ khóa:
Vi tích phân, Chỉ số tín hiệu, Thiết kế chip
Chủ đề:
Chỉ số tín hiệu
Tóm tắt:
Trình bày một thiết kế bộ điều biến vi tích phân bậc 3 có tỷ số tín hiêu trên nhiễu đạt 110 dB, tỷ lệ quá lấy mẫu lớn hơn 18 bit với tần số tín hiệu ngõ vaof8 KHz…
Tạp chí liên quan
- Cơ chế thỏa thuận nhận tội ở một số quốc gia và khuyến nghị đối với Việt Nam
- Đào tạo kỹ năng tranh tụng trong vụ án hình sự gắn với giáo dục đạo đức, ứng xử nghề nghiệp và bản lĩnh chính trị trong chương trình đào tạo nghề luật sư theo hệ thống tín chỉ tại Học viện Tư pháp
- Tình trạng vòi tử cung và phương pháp xử trí trên bệnh nhân vô sinh có tắc đoạn gần vòi tử cung hai bên trên phim chụp tử cung - vòi tử cung
- Mối liên quan giữa nồng độ Troponin I huyết tương với một số đặc điểm lâm sàng, cận lâm sàng ở bệnh nhân suy tim mạn tính
- Mối tương quan giữa kích thước của các gân tiềm năng để tái tạo dây chằng chéo trước với các dữ liệu nhân trắc học