CSDL Bài trích Báo - Tạp chí
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 bD và tỷ lệ quá lấy mẫu 512 cho chip ADC 24 bit ở công nghệ CMOS 130nm
Nhóm Tác giả: Hồ Quang Tây, Ngô Thị Thu Nga, Đoàn Duy, Ngô Thị Thu Nga, Đoàn Duy
Số trang:
Tr.9-13
Tên tạp chí:
Khoa học Công nghệ Việt Nam
Số phát hành:
Số 4(2) tháng 2
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621.382
Ngôn ngữ:
Tiếng Việt
Từ khóa:
Vi tích phân, Chỉ số tín hiệu, Thiết kế chip
Chủ đề:
Chỉ số tín hiệu
Tóm tắt:
Trình bày một thiết kế bộ điều biến vi tích phân bậc 3 có tỷ số tín hiêu trên nhiễu đạt 110 dB, tỷ lệ quá lấy mẫu lớn hơn 18 bit với tần số tín hiệu ngõ vaof8 KHz…
Tạp chí liên quan
- Phân bố loài Candida spp. trên bệnh nhân viêm âm hộ - âm đạo do nấm
- Khó tiêu chức năng có dùng Itopride hydrochloride
- Đặc điểm lâm sàng, cận lâm sàng động kinh ở trẻ em tại Bệnh viện Nhi Thái Bình
- Hiệu quả điều trị loét tá tràng có nhiễm helicobacter pylori ở trẻ em bằng phác đồ 4 thuốc có bismuth tại Bệnh viện Nhi Thái Bình
- Kiến thức về bệnh sùi mào gà và một số yếu tố liên quan trên người bệnh sùi mào gà được điều trị tại Bệnh viện Da Liễu Hà Nội năm 2020