CSDL Bài trích Báo - Tạp chí
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 bD và tỷ lệ quá lấy mẫu 512 cho chip ADC 24 bit ở công nghệ CMOS 130nm
Nhóm Tác giả: Hồ Quang Tây, Ngô Thị Thu Nga, Đoàn Duy, Ngô Thị Thu Nga, Đoàn Duy
Số trang:
Tr.9-13
Tên tạp chí:
Khoa học Công nghệ Việt Nam
Số phát hành:
Số 4(2) tháng 2
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621.382
Ngôn ngữ:
Tiếng Việt
Từ khóa:
Vi tích phân, Chỉ số tín hiệu, Thiết kế chip
Chủ đề:
Chỉ số tín hiệu
Tóm tắt:
Trình bày một thiết kế bộ điều biến vi tích phân bậc 3 có tỷ số tín hiêu trên nhiễu đạt 110 dB, tỷ lệ quá lấy mẫu lớn hơn 18 bit với tần số tín hiệu ngõ vaof8 KHz…
Tạp chí liên quan
- Nghiên cứu đặc tính và đánh giá tiềm năng bảo vệ thần kinh của Vitexin tách chiết từ vỏ đỗ xanh (Vigna radiata L)
- Ứng dụng chuyển đổi số phục vụ thu giá dịch vụ thu gom, vận chuyển và xử lý chất thải rắn sinh hoạt
- Kinh nghiệm quốc tế về áp dụng trách nhiệm mở rộng của nhà sản xuất (EPR) đối với phương tiện giao thông hết hạn, thải bỏ (ELVs)
- Kinh nghiệm quốc tế về phòng ngừa, ứng phó sự cố nước thải, khí thải tại cơ sở sản xuất theo cấp độ rủi ro và đề xuất tài liệu hướng dẫn kỹ thuật cho Việt Nam
- Vi nhựa trong không khí: Vấn đề ô nhiễm mới ở các đô thị