CSDL Bài trích Báo - Tạp chí
Nghiên cứu, thiết kế độ đảo tần lên và đảo tần xuống cho các hệ thống vô tuyến cấu hình mềm hiệu quả tài nguyên trên công nghệ FPGA
Tác giả: Trần Văn Nghĩa
Số trang:
Tr. 24-31
Tên tạp chí:
Khoa học Công nghệ Việt Nam
Số phát hành:
Tập 4 Số 1/2016
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621
Ngôn ngữ:
Tiếng Việt
Từ khóa:
Bộ đảo tần lên, bộ đảo tần xuống, bộ lọc bù CFIR (CIC Compensation filter), bộ lọc CIC (Cascaded integrator-comb filter), điều chế và giải điều chế QPSK
Chủ đề:
Vô tuyến điện
Tóm tắt:
Trình bày kiến trúc và thực hiện bộ đảo tần lên và đảo tần xuống số trên chip FPGA (Fiel programmable gate arrays) với tài nguyên tối ưu có khả năng thích hợp cho sự phát triển của công nghệ vô tuyến cấu hình mềm.
Tạp chí liên quan
- Nâng cao hiệu quả nhận dạng các tham số dao động dựa trên kỹ thuật tách nguồn mù
- Thăng giáng exciton ngưng tụ của hệ điện tử - lỗ trống mất cân bằng khối lượng
- Nghiên cứu số về phương pháp bias điện áp sử dụng trong giảm dòng nhiệt thông tới bề mặt kim loại
- Numerical study on sheath formation near materials using Particle-In-Cell simulation = Nghiên cứu số về sự hình thành lớp vỏ bọc điện thế gần bề mặt kim loại sử dụng phương pháp mô phỏng Particle-In-Cell
- Port-Hamiltonian modelling of two kinds of electrical circuits = Mô hình hóa Hamilton của hai kiểu mạch điện