CHUYÊN NGÀNH
CHUYÊN NGÀNH

Bài báo Giảng viên DTU

Thư mục chuyên đề

CSDL Bài trích Báo - Tạp chí

Trở về
Hiển thị Marc

Nghiên cứu, thiết kế độ đảo tần lên và đảo tần xuống cho các hệ thống vô tuyến cấu hình mềm hiệu quả tài nguyên trên công nghệ FPGA

Tác giả: Trần Văn Nghĩa
Số trang: Tr. 24-31
Tên tạp chí: Khoa học Công nghệ Việt Nam
Số phát hành: Tập 4 Số 1/2016
Kiểu tài liệu: Tạp chí trong nước
Nơi lưu trữ: 03 Quang Trung
Mã phân loại: 621
Ngôn ngữ: Tiếng Việt
Từ khóa: Bộ đảo tần lên, bộ đảo tần xuống, bộ lọc bù CFIR (CIC Compensation filter), bộ lọc CIC (Cascaded integrator-comb filter), điều chế và giải điều chế QPSK
Chủ đề: Vô tuyến điện
Tóm tắt:

Trình bày kiến trúc và thực hiện bộ đảo tần lên và đảo tần xuống số trên chip FPGA (Fiel programmable gate arrays) với tài nguyên tối ưu có khả năng thích hợp cho sự phát triển của công nghệ vô tuyến cấu hình mềm.

Tạp chí liên quan