CSDL Bài trích Báo - Tạp chí
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 bD và tỷ lệ quá lấy mẫu 512 cho chip ADC 24 bit ở công nghệ CMOS 130nm
Nhóm Tác giả: Hồ Quang Tây, Ngô Thị Thu Nga, Đoàn Duy, Ngô Thị Thu Nga, Đoàn Duy
Số trang:
Tr.9-13
Tên tạp chí:
Khoa học Công nghệ Việt Nam
Số phát hành:
Số 4(2) tháng 2
Kiểu tài liệu:
Tạp chí trong nước
Nơi lưu trữ:
03 Quang Trung
Mã phân loại:
621.382
Ngôn ngữ:
Tiếng Việt
Từ khóa:
Vi tích phân, Chỉ số tín hiệu, Thiết kế chip
Chủ đề:
Chỉ số tín hiệu
Tóm tắt:
Trình bày một thiết kế bộ điều biến vi tích phân bậc 3 có tỷ số tín hiêu trên nhiễu đạt 110 dB, tỷ lệ quá lấy mẫu lớn hơn 18 bit với tần số tín hiệu ngõ vaof8 KHz…
Tạp chí liên quan
- Ảnh hưởng của thành phần chất nền, nồng độ tạp và công nghệ chế tạo lên tính chất nhiệt phát quang của liều kế thủy tinh Li2B4O7:Tm
- Ảnh hưởng của tỉ lệ Na/Al đến tính chất quang của ion Eu3+ trong thủy tinh x.Na2O-(25-x).Al2O3-75SiO2-0.5Eu2O3
- Đường cong nóng chảy của kim loại crôm ở áp suất cao
- Trạng thái ngưng tụ exciton mất cân bằng khối lượng trong bán kim loại/ bán dẫn
- Đặc điểm hình thái, giải phẫu và định lượng axít corosolic trong lá Bằng lăng ổi (Lagerstroemia calyculata Kurz) tại vùng Đông Nam Bộ, Việt Nam