CSDL sách
- Logical effort: Designing fast CMOS circuits
- Tác giả: Ivan Sutherland, Bob Sproull, David Harris
- Nhà xuất bản: Morgan Kaufmann - New York
- Năm xuất bản: 1999
- Số trang:239 p.
- Kích thước:24 cm
- Số đăng ký cá biệt:20430
- Mã Dewey:621.38152
- Đơn giá:0
- Vị trí lưu trữ:Tồn kho (03 Quang Trung)
- Ngôn ngữ:English
- Loại tài liệu:Sách Chuyên ngành
- Đang rỗi/ Tổng sách:1/1
- Từ khóa:Metal oxide semiconductors, complementary -design and contrucstion, logic design, delay faults
- Chủ đề: Logic design & Metal oxide semiconductors
- Chuyên ngành: Khoa Điện - Điện tử
- Tóm tắt: The method of logical effort, design examples, deriving the method of logical effort, calculating the logical effort of gates, calibrating the model, asymmetric logic gates, unequal rising and falling delays, circuit families, forks of amplifiers, branches and interconnect, wide structures, conclusions.
Sách cùng chuyên ngành
- Thiết kế công trình năng lượng tái tạo điện gió
- Robo sapiens japanicus : robots, gender, family, and the Japanese nation
- Bifurcations and chaos in piecewise-smooth dynamical systems
- Nonlinear and adaptive control : tools and algorithms for the user
- Low-dimensional nanoscale systems on discrete spaces